Flip-flop digunakan untuk menyimpan data dan mengawal aliran maklumat dalam komputer dan peranti komunikasi. Tidak seperti flip-flop, selak boleh menukar outputnya apabila input tertentu aktif. Kedua-dua selak dan flip-flop adalah berbeza. Selak adalah sensitif aras, manakala selak jepit adalah sensitif tepi.
Anda boleh membandingkan selak dan flip-flop dengan melihat cara ia bertindak balas terhadap isyarat input. Selak menukar outputnya mengikut tahap isyarat input. Isyarat pada input akan tinggi atau rendah. Flip-flop menukar outputnya mengikut peralihan isyarat input. Ini bermakna bukannya tinggi dan rendah, isyarat input akan sama ada meningkat atau menurun.
Flip-flop mempunyai jenis yang berbeza seperti SR, JK, D, dan T Flip-Flop. Artikel ini akan membincangkan flip-flop jenis D secara terperinci. Anda boleh mereka bentuk flip-flop jenis D menggunakan flip-flop SR. Gerbang NOT hendaklah disambungkan antara input S dan R bagi flip-flop jenis D, dan kedua-dua input ini diikat bersama. Anda boleh menggunakan flip-flop jenis D sebagai ganti flip-flop SR, untuk konfigurasi ini anda hanya memerlukan keadaan SET dan RESET.
Rangka Pantas:
- Apakah Flip-Flop jenis D?
- Litar Flip-Flop jenis D
- Rajah Masa
- Jadual Kebenaran untuk Flip-Flop jenis D
- Konfigurasi Master-Slave bagi Flip Flop jenis D
- Litar Flip-Flop jenis Master-Slave D
- Flip Flop jenis D Untuk Pembahagian Frekuensi
- D Flip Flops sebagai Selak Data
- Selak Data Lutsinar
- IC Flip-Flop jenis D
- Kesimpulan
Apakah Flip-Flop jenis D?
Flip-flop jenis D (Delay flip-flop) ialah elemen litar digital jam yang mempunyai dua keadaan stabil. Jenis flip-flop ini menggunakan kelewatan kitaran satu jam pada inputnya. Disebabkan ini, anda boleh menyambungkan berbilang flip-flop jenis D dalam lata untuk mencipta litar kelewatan. Flip-flop jenis D mempunyai aplikasi yang berbeza, terutamanya dalam sistem televisyen digital.
Litar Flip-Flop jenis D
Flip-Flop jenis D yang ringkas mengandungi empat input dan dua output. Input ini ialah:
1. Data
2. Jam
3. Tetapkan
4. Tetapkan semula
Kedua-dua keluaran flip-flop jenis D adalah secara logik songsang antara satu sama lain. Data input boleh sama ada logik 0 (voltan rendah) atau logik 1 (voltan tinggi). Isyarat input jam akan menyegerakkan flip-flop dengan isyarat luaran. Kedua-dua input ditetapkan, dan set semula disimpan pada tahap logik yang rendah. Flip-flop jenis D mempunyai dua keadaan yang mungkin. Apabila input data (D) flip-flop ialah 0 ia akan menetapkan semula flip-flop dan menghasilkan output 0. Apabila input data (D) ialah 1, ia akan menetapkan flip-flop dan menghasilkan keluaran 1.
Adalah penting untuk ambil perhatian bahawa flip-flop jenis D adalah berbeza daripada selak jenis D. Selak jenis D tidak memerlukan isyarat jam, tetapi flip-flop jenis D memerlukan isyarat jam untuk menukar keadaannya.
Anda boleh membina flip-flop jenis D dengan sepasang selak SR. Sambungan terbalik juga diperlukan untuk satu input data antara input S dan R. Input S dan R tidak boleh tinggi atau rendah secara serentak. Satu sorotan utama flip-flop jenis D ialah ia boleh mencipta selak, yang boleh menyimpan dan mengekalkan maklumat data. Anda boleh menggunakan sifat selak flip-flop jenis D ini untuk membuat litar lengah dan memproses data apabila diperlukan. Selipar jenis D digunakan terutamanya dalam pembahagi frekuensi dan selak data.
Rajah Masa
Mari pecahkan rajah masa dari kiri ke kanan:
- Pada permulaan rajah pemasaan, Q pada mulanya adalah RENDAH. Apabila SET sekejap menjadi TINGGI, Q menjadi TINGGI dan kekal TINGGI. Sebaliknya, apabila TETAPAN SEMULA sebentar menjadi TINGGI, Q menjadi RENDAH dan kekal RENDAH.
- Perubahan dalam DATA daripada RENDAH kepada TINGGI tidak menjejaskan Q . Output tidak bertindak balas kepada perubahan DATA. Di tepi menaik nadi jam pertama, kerana DATA adalah TINGGI, Q menjadi TINGGI. Walaupun DATA berubah seketika kembali ke RENDAH dan kemudian kembali ke TINGGI. Semua ini tidak memberi kesan kepada Q . Dalam tepi menaik nadi jam kedua, DATA masih TINGGI, dan Q juga kekal TINGGI.
- Bergerak ke tepi meningkat nadi jam ketiga, apabila DATA RENDAH, Q menjadi RENDAH. Dalam denyutan jam keempat dan kelima, di mana DATA kekal RENDAH, Q juga kekal RENDAH pada setiap tepi yang meningkat. Akhirnya, apabila kelebihan yang semakin meningkat datang, DATA adalah TINGGI, dan Q juga pergi ke TINGGI.
Perhatikan bahawa Qᅳ sentiasa bertentangan dengan Q . Input SET boleh menjadikan output TINGGI pada bila-bila masa. Begitu juga, anda boleh menggunakan input RESET untuk menjadikan output RENDAH bila-bila masa anda mahu.
Jadual Kebenaran untuk Flip-Flop jenis D
Ciri flip-flop jenis D boleh ditulis menggunakan jadual kebenaran flip-flop D. Di dalam jadual kebenaran, kita dapat melihat bahawa kita mempunyai satu input iaitu D. Begitu juga, kita hanya mempunyai satu output iaitu Q(n+1).
| CLK | D | Q(n+1) | negeri |
| – | 0 | 0 | TETAP SEMULA |
| – | 1 | 1 | SET |
Dalam jadual ciri flip-flop jenis D, kita mempunyai dua input, D dan Qn. Jadual ciri mempunyai satu keluaran Q(n+1).
Daripada gambarajah logik jenis D, kita boleh membuat kesimpulan bahawa Qn dan Qn’ ialah dua keluaran pelengkap. Kedua-dua output ini juga bertindak sebagai input untuk Gate 3 dan Gate 4. Jadi Qn yang merupakan keadaan semasa flip-flop akan dianggap sebagai input dan Q(n+1) iaitu keadaan flip-flop seterusnya akan dianggap sebagai output.
| D | Qn | Q(n+1) |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
Menggunakan jadual ciri flip-flop jenis D, kita boleh menulis ungkapan Boolean K-map daripada 2-pembolehubah K-map.
Konfigurasi Master-Slave bagi Flip Flop jenis D
Untuk menambah baik kelakuan flip-flop jenis D, kita boleh menambah flip-flop SR kedua pada penghujung output flip-flop jenis D. Ini akan mengakibatkan mengaktifkan isyarat jam pelengkap daripada output flip-flop jenis D. Hasilnya, flip-flop jenis Master-Slave D akan terbentuk. Apabila kelebihan hadapan (Rendah-ke-Tinggi) isyarat jam datang, keadaan input pada flip-flop induk akan diselak. Manakala output flip-flop jenis D induk akan dinyahaktifkan.
Begitu juga, apabila tepi mengekor atau jatuh (Tinggi-ke-Rendah) isyarat jam tiba, hamba peringkat kedua akan diaktifkan. Apabila nadi jam pergi dari tinggi ke rendah (semasa nadi negatif), output berubah. Anda boleh mereka bentuk flip-flop jenis Master-Slave D dengan melatakan dua selak, dengan kedua-duanya mempunyai fasa jam yang bertentangan.
Litar Flip-Flop jenis Master-Slave D
Jadi, daripada litar Master-Slave jenis D, anda boleh melihat bagaimana flip-flop induk memuatkan data daripada input D apabila nadi jam meningkat dalam litar Master-Slave jenis D. Ini menjadikan master menyala. Pada tepi kedua (tepi jatuh) nadi jam, flip-flop hamba kini akan memuatkan data dan menghidupkan hamba.
Secara keseluruhan, konfigurasi ini akan menyebabkan satu flip-flop sentiasa HIDUP manakala satu lagi MATI. Ambil perhatian bahawa output Q konfigurasi flip-flop hamba induk ini hanya akan menangkap nilai D apabila kitaran nadi jam lengkap digunakan. Kitaran lengkap ini harus mengandungi pendahuluan serta kelebihan dalam konfigurasi 0-1-0.
Flip Flop jenis D Untuk Pembahagian Frekuensi
Anda juga boleh menggunakan flip-flop jenis D sebagai litar pembahagi frekuensi. Sambungkan terus keluaran flip-flop D Q dengan input D. Ini akan mewujudkan sistem maklum balas gelung tertutup. Untuk setiap dua kitaran denyutan jam, bistable akan ditogol.
Selak Data juga boleh berfungsi sebagai Pembahagi Perduaan atau Pembahagi Kekerapan. Ini akan menghasilkan litar pembilang bahagi dengan 2. Ini bermakna kekerapan keluaran dikurangkan separuh berbanding dengan frekuensi nadi jam.
Termasuk sistem gelung maklum balas di sekeliling flip-flop jenis D, anda juga boleh mencipta pelbagai jenis litar flip-flop seperti flip-flop jenis T yang juga dikenali sebagai flip-flop bistable jenis T. Flip-flop jenis T dalam pembilang binari ini boleh berfungsi seperti litar bahagi dengan dua, seperti yang digambarkan di bawah.
Daripada bentuk gelombang di atas, kita boleh membuat kesimpulan bahawa apabila output Q diberikan sebagai maklum balas kepada terminal input D, frekuensi denyutan output pada Q akan betul-betul sama dengan separuh (ƒ/2) frekuensi jam input (ƒ DALAM ). Dengan kata lain, litar ini mencapai pembahagian frekuensi dengan membahagikan frekuensi input dengan faktor dua. Q pergi ke 1 sekali setiap dua kitaran jam.
D Flip Flops sebagai Selak Data
D flip-flop bersama dengan pembahagian frekuensi juga boleh bertindak sebagai Selak Data. Selak Data ialah peranti yang berfungsi untuk mengekalkan atau memanggil semula data yang ada pada inputnya. Ia sebenarnya beroperasi sebagai peranti memori bit tunggal. Anda boleh mencari IC seperti TTL 74LS74 atau CMOS 4042 dalam format Quad. IC ini direka khusus untuk tujuan penyekat data.
Untuk membina selak data 4-bit, sambungkan empat selak data 1-bit bersama-sama. Juga, pastikan input jam semua selak data 1-bit ini saling bersambung dan disegerakkan. Di bawah ialah litar selak data 4-bit yang diberikan.
Selak Data Lutsinar
Dalam litar elektronik dan digital, anda akan menemui pelbagai aplikasi Data Latch. Menggunakan Selak Data anda boleh mengurus penimbalan, pengurusan port I/O, pemanduan bas dua hala dan pemanduan paparan. Ia direka dengan cara yang memberikan anda galangan keluaran yang sangat tinggi pada kedua-duanya Q dan output pelengkapnya Qᅳ . Ini akan mengakibatkan meminimumkan kesan impedans pada litar yang disambungkan.
Selalunya, anda akan mendapati bahawa selak data 1-bit tunggal tidak biasa digunakan. IC yang tersedia secara komersial menyepadukan berbilang selak data individu (4, 8, 10, 16, atau 32) ke dalam satu pakej. Contohnya ialah 74LS373 Selak telus jenis D oktal.
Anda boleh memikirkan 74LS373 sebagai peranti yang mempunyai lapan Selipar jenis D dalamnya. Setiap flip-flop mempunyai input data D dan keluaran Q . Apabila input jam (CLK) adalah TINGGI, output setiap flip-flop akan sepadan dengan input data. Ini bermakna bahawa input data adalah telus, atau kelihatan, kepada output. Dalam keadaan terbuka ini, laluan dari D̅ input kepada Qᅳ output adalah telus. Ini membolehkan data mengalir melalui tanpa halangan, itulah sebabnya nama selak telus diberikan.
Sebaliknya, apabila isyarat jam adalah RENDAH, selak ditutup. Keluaran di Qᅳ dilekatkan pada nilai terakhir data yang hadir sebelum isyarat jam berubah. Pada ketika ini, Qᅳ tidak lagi berubah sebagai tindak balas kepada D̅ .
IC Flip-Flop jenis D
Terdapat pelbagai jenis IC flip-flop D yang tersedia dalam kedua-dua pakej TTL dan CMOS. 74LS74 ialah salah satu pilihan yang biasa digunakan yang boleh anda pertimbangkan. Ini ialah IC flip-flop Dwi D yang mengandungi dua bistable jenis D individu dalam satu cip. Menggunakan ini, anda boleh membuat flip-flop togol tunggal atau tuan-hamba.
Terdapat beberapa litar IC flip-flop jenis D lain juga tersedia, seperti flip-flop 74LS174 HEX D dengan input jelas langsung. Satu lagi IC flip-flop D ialah flip-flop 74LS175 Quad D dengan output pelengkap. Flip-flop jenis D Octal 74LS273 mempunyai sejumlah 8 flip-flop jenis D. Kesemua lapan flip-flop ini mempunyai input yang jelas. Semua input ini disambungkan dalam satu pakej.
Kesimpulan
Flip-Flop jenis D boleh direka bentuk menggunakan dua selak SR belakang ke belakang. Penyongsang juga digunakan antara input S dan R. Ini akan mengeluarkan satu input D (data). Anda boleh menambah flip-flop SR kedua pada flip-flop jenis D asas. Ini akan meningkatkan kerja flip-flop jenis D. Anda boleh menyambungkan flip-flop SR ini kepada output flip-flop jenis D. Ia akan berfungsi hanya apabila isyarat jam bertentangan dengan yang asal. Konfigurasi ini juga dikenali sebagai flip-flop Master-Slave D.
Kedua-dua selak jenis D dan flip-flop jenis D adalah berbeza. Selak tidak mempunyai isyarat jam, manakala flip-flop jenis D mengandungi isyarat jam. Flip-flop D ialah peranti yang dicetuskan tepi. Pemindahan data input dikawal menggunakan tepi jam yang meningkat atau menurun. Sebaliknya, Selak Data, seperti selak data dan selak lutsinar, ialah peranti sensitif tahap.